Workshop - RISC-V

Datum
Beginn: 12. Okt. 2026
Ende: 27. Okt. 2026
Ende: 27. Okt. 2026
Veranstaltungsort
Fraunhofer IIS in Erlangen-Tennenlohe
Erlangen
Erlangen
Wichtige Links
RISC-V eröffnet neue Möglichkeiten für innovative Hardwaresysteme und individuelle Prozessorlösungen. In unserem fünftägigen Workshop erhalten Sie einen praxisnahen Einstieg in die Entwicklung moderner RISC-V-Systeme und bauen gezielt Know-how für Embedded Systems und Chipdesign auf. Sie lernen aktuelle Entwicklungsprozesse kennen, erweitern Ihr technologisches Verständnis und sammeln praktische Erfahrungen in einem Zukunftsfeld mit hoher strategischer Relevanz.
Veranstalter
Fraunhofer IIS
Ansprechperson Chipdesign Germany
Nils Stanislawski
nils.stanislawski@ims.uni-hannover.de
nils.stanislawski@ims.uni-hannover.de



