IMS Arcade SoC Rendering
IMS Arcade SoC
IMS Arcade SoC
- Initiales Tape-out
- 2025
Beschreibung
Der IMS-Arcade-Demonstrator ist ein RISC-V-basierter SoC, entwickelt für ein Masterlabor für digitales Chipdesign. Er integriert von Studierenden entwickelte Erweiterungen, um die SoC-Entwicklung eines Handheld-Gaming-Geräts zu erforschen. Der ASIC verfügt über einen benutzerdefinierten Befehlssatz mit speziellen SIMD-Instruktionen für Audio- und Grafikverarbeitung. Als experimenteller Fertigungslauf wurde das Projekt in GF180MCU-Technologie umgesetzt, wobei die open-source PDK erstmals mit Synopsys-Tools getestet wurde. Der Chip dient als praxisnahes Plattform, um Design-Erweiterungen zu demonstrieren und interaktive Audio- und Grafikfunktionen mit Studenten zu erproben.
Technische Spezifikationen
- Chipfläche
- 9 mm²
- Transistoren
- 328904
- Speicherblöcke
- SRAM (6 KiB)
- Leistungsaufnahme
- Versorgungsspannungen
- 1.8 - 5V
- Gehäuse
- QFN64
- Temperaturbereich
- -40 °C bis +125 °C
Architekturdetails
- ISA
- RISC-V RV32IMCB
- Kerne
- 1
- Taktfrequenz
- 32 MHz
- Pipeline-Stufen
- 2
- Speicherschnittstelle
- OBI
Verwendete EDA-Tools
- Synopsys Fusion Compiler (RTL to GDSII Flow)
- Synopsys VCS (RTL and Gate-Level Simulation)
- Synopsys ICV (DRC and Metal Fill)
- KLayout (DRC)
- Vivado (Emulation)
Verifikationsmethoden
- Simulation
- FPGA-Prototyping
Die auf dieser Seite angezeigten Informationen wurden von den genannten Chipdesign Germany-Mitgliedern bereitgestellt und sind von Chipdesign Germany nicht überprüft worden.
